00001
00002
00003
00004
00005
00006
00007
00008
00009
00010 #ifndef __MAINSTONE_H__
00011 #define __MAINSTONE_H__
00012
00013
00014 #define MST_FPGA_PHYS 0x08000000
00015 #define MST_ETH_PHYS 0x10000300
00016 #define MST_FLASH_0 0x00000000
00017 #define MST_FLASH_1 0x04000000
00018
00019
00020 #define MMC_IRQ 0
00021 #define USIM_IRQ 1
00022 #define USBC_IRQ 2
00023 #define ETHERNET_IRQ 3
00024 #define AC97_IRQ 4
00025 #define PEN_IRQ 5
00026 #define MSINS_IRQ 6
00027 #define EXBRD_IRQ 7
00028 #define S0_CD_IRQ 9
00029 #define S0_STSCHG_IRQ 10
00030 #define S0_IRQ 11
00031 #define S1_CD_IRQ 13
00032 #define S1_STSCHG_IRQ 14
00033 #define S1_IRQ 15
00034
00035 extern qemu_irq
00036 *mst_irq_init(struct pxa2xx_state_s *cpu, uint32_t base, int irq);
00037
00038 #endif