00001 #if !defined (__QEMU_MIPS_DEFS_H__)
00002 #define __QEMU_MIPS_DEFS_H__
00003
00004
00005
00006
00007
00008 #define TARGET_PAGE_BITS 12
00009 #define MIPS_TLB_MAX 128
00010
00011 #if defined(TARGET_MIPS64)
00012 #define TARGET_LONG_BITS 64
00013 #else
00014 #define TARGET_LONG_BITS 32
00015 #endif
00016
00017
00018 #define TARGET_PHYS_ADDR_BITS 64
00019
00020
00021
00022 #define ISA_MIPS1 0x00000001
00023 #define ISA_MIPS2 0x00000002
00024 #define ISA_MIPS3 0x00000004
00025 #define ISA_MIPS4 0x00000008
00026 #define ISA_MIPS5 0x00000010
00027 #define ISA_MIPS32 0x00000020
00028 #define ISA_MIPS32R2 0x00000040
00029 #define ISA_MIPS64 0x00000080
00030 #define ISA_MIPS64R2 0x00000100
00031
00032
00033 #define ASE_MIPS16 0x00001000
00034 #define ASE_MIPS3D 0x00002000
00035 #define ASE_MDMX 0x00004000
00036 #define ASE_DSP 0x00008000
00037 #define ASE_DSPR2 0x00010000
00038 #define ASE_MT 0x00020000
00039 #define ASE_SMARTMIPS 0x00040000
00040
00041
00042 #define INSN_VR54XX 0x80000000
00043
00044
00045 #define CPU_MIPS1 (ISA_MIPS1)
00046 #define CPU_MIPS2 (CPU_MIPS1 | ISA_MIPS2)
00047 #define CPU_MIPS3 (CPU_MIPS2 | ISA_MIPS3)
00048 #define CPU_MIPS4 (CPU_MIPS3 | ISA_MIPS4)
00049 #define CPU_VR54XX (CPU_MIPS4 | INSN_VR54XX)
00050
00051 #define CPU_MIPS5 (CPU_MIPS4 | ISA_MIPS5)
00052
00053
00054 #define CPU_MIPS32 (CPU_MIPS2 | ISA_MIPS32)
00055 #define CPU_MIPS64 (CPU_MIPS5 | CPU_MIPS32 | ISA_MIPS64)
00056
00057
00058 #define CPU_MIPS32R2 (CPU_MIPS32 | ISA_MIPS32R2)
00059 #define CPU_MIPS64R2 (CPU_MIPS64 | CPU_MIPS32R2 | ISA_MIPS64R2)
00060
00061
00062
00063
00064
00065
00066 #endif